图书信息出版社: 西安电子科技大学出版社; 第1版 (2010年4月1日)
平装: 240页
正文语种: 简体中文
开本: 16
ISBN: 9787560624143
条形码: 9787560624143
尺寸: 25.6 x 18.4 x 1.2 cm
重量: 381 g
内容简介《Verilo HDL数字设计教程》共分8章。第1章和第2章为Verilog HDL基础知识；第3章从一个典型数字电路实例入手，详细介绍了Verilog HDL的常用建模方法；第4章介绍了一些常用的组合逻辑电路和时序逻辑电路；第5章从一个典型时序逻辑电路实例入手，引入同步有限状态机，并进一步探讨了同步状态机的特征；第6章则详细介绍了VerilogHDL的仿真技术，并对ModelSim软件进行了介绍；第7章介绍了几则实用的可综合的设计；第8章详细介绍了一个基于Verilog状态机控制的10位指令微处理器的设计流程。
书中的内容全部符合IEEEl364-2001标准。
《Verilo HDL数字设计教程》可作为高等院校电子信息工程、通信、自动化、计算机应用技术等专业Verilog HDL设计课程与相关实验课的指导教材或参考书，也可作为参与电子设计竞赛、FPGA开发应用人员的参考书。
目录第1章 Verilog HDL数字设计综述
1.1 电子系统设计技术的发展
1.2 数字系统典型设计流程
1.3 HDL的发展、特点与应用
1.3.1 什么是HDL
1.3.2 Verilog HDL的特点
1.3.3 Verilog HDL的功能
1.4 QuartusⅡ概述
1.5 硬件描述语言的发展趋势
1.6 小结
习题1
第2章 Verilog HDL基本概念
2.1 编写并运行一个简单的Verilog HDL程序
2.1.1 编写一个简单的Verilog HDL程序
2.1.2 Verilog HDL程序开发环境——Quartus Ⅱ6.0
2.2 层次建模
2.3 Verilog HDL的数据类型及常量和变量
2.3.1 变量及其数据类型
2.3.2 常量及其数据类型
2.4 编译预处理
2.4.1 宏定义dehne
2.4.2 “文件包含”处理include
2.5 小结
习题2
第3章 Verilog HDL常用建模方法
3.1 建模方法引例
3.2 结构化形式建模
3.2.1 门级建模
3.2.2 用户自定义原语
3.3 数据流级建模
3.3.1 连续赋值语句
3.3.2 运算符类型
3.4 行为级建模
3.4.1 结构化过程语句always
3.4.2 过程赋值语句
3.4.3 块语句
3.4.4 条件语句
3.4.5 多路分支语句
3.4.6 循环语句
3.4.7 任务和函数语句
3.5 小结
习题3
第4章 Verilog HDL常用电路设计
4.1 常用组合逻辑电路设计
4.2 常用时序逻辑电路设计
4.3 小结
习题4
第5章 同步有限状态机设计
5.1 同步有限状态机引例
5.2 状态机的基本概念
5.3 状态机的编码方式
5.4 复杂状态机的编写方法
5.5 采用状态机来实现程序算法
5.6 小结
习题5
第6章 Verilog HDL仿真技术
6.1 ModelSim软件的使用
6.1.1 ModelSim软件简介
6.1.2 使用图形界面对设计进行仿真
6.1.3 使用ModelSim读/写文件
6.2 延时
6.3 常用块语句
6.4 常用系统函数和系统任务
6.5 端口连接规则
6.6 小结
习题6
第7章 Verilog HDL可综合设计举例
7.1 跑马灯控制器的设计
7.2 8位数码扫描显示电路的设计
7.3 数控分频器的设计
7.4 乐曲硬件演奏电路的设计
7.5 数字跑表和数字钟的设计
7.6 用Verilog HDL状态机实现A/D采样控制电路
7.7 交通控制器的设计
7.8 空调控制器的设计
7.9 饮料自动售卖机的设计
7.10 小结
习题7
第8章 CPU结构及其设计
8.1 专用处理器的顶层系统设计
8.2 专用处理器的设计实现
8.3 专用处理器的仿真验证
8.4 小结
习题8
参考文献
