当前位置:
王朝网络
>>
百科
>> 逻辑综合
逻辑综合
王朝百科·作者佚名 2012-05-05
窄屏简体版
字體:
小
|
中
|
大
|
超大
逻辑综合是将电路的行为级描述,特别是RTL级描述转化成为门级表达的过程。例如VHDL、Verilog综合就属于逻辑综合。
上一篇:黄莺儿·塞上重阳
下一篇:库林
免责声明:本文为网络用户发布,其观点仅代表作者个人观点,与本站无关,本站仅提供信息存储服务。文中陈述内容未经本站证实,其真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。
©
2005-
王朝網路
版權所有
導航