Intel
按照由国外某著名网站提供的最新Intel CPU发展蓝图来看，当Intel进入45 nm制程时代的时候，在CPU上集成的二级缓存将会越来越大。
在桌面平台上将会有Wolfdale和Ridgefield的出现，它们都是拥有两个双核心的单芯片桌面处理器，预计在2008年释放，并且分别拥有3 MB和6 MB的二级缓存。
另外在移动市场将推出Perryville和Penryn，它们分别是单核心和双核心产品，前者拥有2 MB的二级缓存，后者则拥有3 MB和6 MB两种。
在服务器上，大家可以看到Hapertown的出现，它将会是一款带8核心的Xeon，而且拥有共享12 MB的二级缓存。但如果要在桌面平台使用上8核心的处理器产品，那么就要等到2008/2009年，介时将会有Yorkfield的出现，它同样拥有12 MB的二级缓存。
此外，在报道中还透露了四核心的Bloomfield会与Yorkfield同期推出，但拥有多少的二级缓存则暂时无法得知。另在移动平台上Silverthorne将会是一款怎样的处理器产品还是一个未知数。
IBM
IBM这两天在微处理器上展示的Power5处理器，由于其夸张的外形吸引了大量的眼球，更是在业界引起了不小的轰动，虽然随后我们及时跟踪了相关的消息然而其具体规格仍然是个迷，不过，事情终于有了转机，随着IBM正式发布Power5处理器，我们也得到了更多的相关信息。
我们都看到了Power5的核心一共有8颗，这个拿在手中的大家伙其实是由4个CPU组成，应该称之为多芯片模块(MCM)，8颗芯片是四个单独的处理器，每个处理器有两颗核心，每组核心的面积也比较大，但是和Intel的安腾处理器的450平方毫米比起来，Power5的核心并不算大，仅仅有 389平方毫米。在制作工艺上Power5采用了0.13微米工艺制造，并且是采用了基于8层铜互连技术的SOI工艺。
这么大的核心，自然晶体管数目少不了，在那389平方毫米的面积上共有有2亿7千6百万个晶体管，而核心的引脚也达到了大约5400个，其中2313个为数据引脚，3057个为供电引脚。
这些核心均具有8个执行单元，可以在每个时钟周期中处理5条指令以及4条8进制浮点数据，这些单元均使用着双路结合的64KB的指令缓存以及4 路结合的32KB数据缓存，它们还共同享有一个超快的二级缓存，这个二级缓存采用了3路独立总线，每路640KB，加起来二级缓存就是1.92MB，然而这些核心的数据带宽目前仍然不清楚，不过据估计将轻松达到200GB/s以上。
我们知道，在Power4以及Power5这样的处理器上拥有三级缓存是很正常的事情，但是Power5的缓存有什么特别的呢？Power5的三级缓存目前被做在了MCM上，并且以半速运行，这样，一个Power5如果运行在2GHz的话，其36MB的缓存就是运行在1GHz的，再加上其256 位的总线，其带宽可达到32GB/s，这对于一个核心外的缓存来讲已经非常高了。
目前对于内存方面的信息还不是很多，据估计仍然将使用512位宽的8通道DDR内存，支持DDR333、DDR400甚至DDR2-533，内存将为每个处理器提供21GB/s的带宽。
在最令人关注的封装方面，我们在MCM上看到的8颗核心其中4颗是真正的Power5芯片，另外4颗是三级缓存。这4颗芯片中每颗都包括8个真正的处理器单元，每个处理器单元又由2个逻辑处理器组成，所以整个一个MCM是4*8*2＝64个处理器，也就是一个64路的处理单元。另一方面，那4颗三级缓存每颗36MB，共是144MB。
性能方面，目前还没有相关的测试出来，据估计将比1.7GHz的Power4提高60%左右。
