EDA技术与Verilog HDL

　　点此进入淘宝搜索页搜索

　　特别声明：本站仅为商品信息简介，并不出售商品，您可点击文中链接进入淘宝网搜索页搜索该商品，有任何问题请与具体淘宝商家联系。

　　參考價格: 点此进入淘宝搜索页搜索
　　分類: 图书,计算机/网络,行业软件及应用,

作者：潘松，黄继业，陈龙编著

出版社：清华大学出版社

出版时间： 2010-4-1字数： 604000版次： 1页数： 398印刷时间： 2010-4-1开本： 16开印次： 1纸张：胶版纸I S B N ： 9787302222705包装：平装

内容简介

本书根据课堂教学和实验操作的要求，以提高实际工程设计能力为目的，深入浅出地对EDA技术、Verilog HDL硬件描述语言、FPGA开发应用及相关知识做了系统和完整的介绍，使读者通过本书的学习并完成推荐的实验，能初步了解和掌握EDA的基本内容及实用技术。

全书包括4部分：第一部分介绍EDA的基本知识、常用EDA工具的使用方法和目标器件的结构原理；第二部分以向导的形式和实例为主的方法介绍多种不同的设计输入方法；第三部分介绍Verilog的设计优化；第四部分详述基于EDA技术的典型设计项目。各章都安排了习题和针对性较强的实验与设计。书中列举的大部分Verilog设计实例和实验示例实现的EDA工具平台是Quartus II 9.x，硬件平台是Cyclone III系列FPGA，并在EDA实验系统上通过了硬件测试。

本书对于EDA技术和硬件描述语言的介绍具有系统性、完整性和相对独立性，故其定位既是EDA课程的课本，也是面向对应专业就业和深造而必需的EDA技术速成教程。

本书可作为高等院校电子工程、通信、工业自动化、计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理等专业的本科生或研究生的电子设计、EDA技术课程和Verilog硬件描述语言的教材及实验指导书，同时也可作为相关专业技术人员的自学参考书。

本书提供相关的重要资料，包括授课课件、实验指导课件、实验示例源文件和设计，读者可以通过清华大学出版社网站（www.tup.com.cn）下载或作者的网站（www.kx-soc.com）索取。

第1章概述

1.1 EDA技术及其发展

1.2 EDA技术实现的目标

1.3 硬件描述语言Verilog HDL

1.4 其他常用硬件描述语言

1.5 HDL综合

1.6 基于HDL的自顶向下设计方法

1.7 EDA技术的优势

1.8 EDA的发展趋势

习题

第2章 EDA设计流程及其工具

2.1 FPGA/CPLD开发流程

2.1.1 设计输入（原理图/HDL文本编辑）

2.1.2 综合

2.1.3 适配

2.1.4 时序仿真与功能仿真

2.1.5 编程下载

2.1.6 硬件测试

2.2 ASIC及其设计流程

2.2.1 ASIC设计方法简介

2.2.2 一般ASIC设计的流程

2.3 常用EDA工具

2.3.1 设计输入编辑器

2.3.2 HDL综合器

2.3.3 仿真器

2.3.4 适配器

2.3.5 下载器

2.4 Quartus II简介

2.5 IP核简介

习题

第3章 FPGA/CPLD结构与应用

3.1 概述

3.1.1 可编程逻辑器件的发展历程

3.1.2 可编程逻辑器件的分类

3.2 简单PLD原理

3.2.1 电路符号表示

3.2.2 PROM

3.2.3 PLA

3.2.4 PAL

3.2.5 GAL

3.3 CPLD的结构与工作原理

3.4 FPGA结构与工作原理

3.4.1 查找表逻辑结构

3.4.2 Cyclone III系列器件的结构与原理

3.5 硬件测试技术

3.5.1 内部逻辑测试

3.5.2 JTAG边界扫描测试

3.5.3 嵌入式逻辑分析仪

3.6 FPGA/CPLD产品概述

3.6.1 Lattice公司的CPLD器件系列

3.6.2 Xilinx公司的FPGA和CPLD器件系列

3.6.3 Altera公司的FPGA和CPLD器件系列

3.6.4 Actel公司的FPGA器件

3.6.5 Altera公司的FPGA配置方式与配置器件

3.7 编程与配置

3.7.1 使用JTAG的CPLD在系统编程

3.7.2 使用JTAG在线配置FPGA

3.7.3 FPGA专用配置器件

3.7.4 使用单片机配置FPGA

3.7.5 使用CPLD配置FPGA

习题

第4章 Verilog HDL设计初步

4.1 组合电路的Verilog HDL描述

4.1.1 选1多路选择器及其Verilog HDL描述1

4.1.2 选1多路选择器及其Verilog HDL描述2

4.1.3 选1多路选择器及其Verilog HDL描述3

4.1.4 选1多路选择器及其Verilog HDL描述4

4.1.5 简单加法器及其Verilog HDL描述

4.2 时序电路的Verilog HDL描述

4.2.1 边沿触发型D触发器及其Verilog描述

4.2.2 电平触发型锁存器及其Verilog描述

4.2.3 含异步清0和时钟使能结构的D触发器及其Verilog描述

4.2.4 含同步清0结构的D触发器及其Verilog描述

4.2.5 含异步清0的锁存器及其Verilog描述

4.2.6 Verilog的时钟过程描述注意要点

4.2.7 异步时序电路

4.3 计数器的Verilog HDL设计

4.3.1 位二进制加法计数器及其Verilog描述

4.3.2 功能更全面的计数器设计

习题

第5章 Quartus II应用初步

第6章 Verilog HDL设计进阶

第7章宏功能模块与IP应用

第8章 Verilog有限状态机设计

第9章 Verilog HDL基本要素与语句

第10章系统优化、时序分析和Synplify应用

第11章 Verilog仿真验证

第12章 SOPC技术

附录A EDA开发系统相关软硬件简介

参考文献