Verilong数字系统设计——RTL综合、测试平台与验证（英文版）（附光盘）
点此进入淘宝搜索页搜索分類: 图书,计算机/网络,程序设计,其他,
作者： （美）纳瓦毕（Navabi,Z.）著，夏宇闻改编
出 版 社： 电子工业出版社
出版时间： 2007-11-1字数： 470000版次： 1页数： 316印刷时间： 2007/11/01开本： 16开印次： 1纸张： 胶版纸I S B N ： 9787121052415包装： 平装内容简介
本书主要讲述基于IEEE Std 1364-2001版本的Verilog硬件描述语言，着重讲述了使用Verilog进行数字系统的设计、验证及综合。根据数字集成电路设计的工程需求，本书重点关注了testbench的设计编写、验证和测试技术，深入讲述了基于Verilog HDL的开关级、门级、RTL级、行为级和系统级建模技术，从而使读者能尽快掌握硬件电路和系统的高效Verilog编程技术。书中把RTL描述、电路综合和testbench验证测试技术紧密结合，给出了多个从设计描述到验证的RTL数字电路模块和系统的设计实例。改编者在对标题、重点句子和段落进行注解时，在翻译的基础上针对较难理解的内容做了详细说明。
本书的设计与讲解由浅入深，既适合高年级本科生作为双语教学教材，也适合作为研究生第一年的双语课程教材。作为本科生和研究生数字系统设计和计算机组织结构的补充，本书也很价值。
目录
Chapter 1Digital System Design Automation with Verilog
1.1Digital Design Flow
1.2Verilog HDL
1.3Summary
Problems
Suggested Reading
Chapter 2Register Transfer Level Design with Verilog
2.1RT Level Design
2.2Elements of Verilog
2.3Component Description in Verilog
2.4Testbenches
2.5Summary
Problems
Suggested Reading
Chapter 3Verilog Language Concepts
3.1Characterizing Hardware Languages
3.2Module Basics
3.3Verilog Simulation Model
3.4Compiler Directives
3.5System Tasks and Functions
3.6Summary
Problems
Suggested Reading
Chapter 4Combinational Circuit Description
4.1Module Wires
4.2Gate Level Logic
4.3Hierarchical Structures
4.4Describing Expressions with Assign Statements
4.5Behavioral Combinational Descriptions
4.6Combinational Synthesis
4.7Summary
Problems
Suggested Reading
Chapter 5Sequetial Circuit Description
5.1Sequential Models
5.2Basic Memory Components
5.3Functional Registers
5.4State Machine Coding
5.5Sequential Synthesis
5.6Summary
Problems
Suggested Reading
Chapter 6Component Test Verification
6.1Testbench
6.2Testbench Techniques
6.3Design Verification
6.4Assertion Verification
6.5Text Based Testbenches
6.6Summary
Problems
Suggested Reading
Chapter 7Detailed Modeling
7.1Switch Level Modeling
7.2Strength Modeling
7.3Summary
Problems
Suggested Reading
Chapter 8RT Level Design and Test
8.1Sequential Multiplier
8.2von Neumann Computer Model
8.3CPU Design and Test
8.4Summary
Problems
Suggested Reading
Appendix AList of Keywords
Appendix BFrequently Used Syetem Taske and Functions
Appendix CCompiler Directives
Appendix DVerilog Formal Syntax Definition
Appendix EVerilog Assertion Monitors
