集成电路设计实例
点此进入淘宝搜索页搜索分類: 图书,工业技术,电子 通信,微电子学、集成电路（IC）,
作者： 姜岩峰主编
出 版 社：
出版时间： 2008-6-1字数： 196000版次： 1页数： 150印刷时间： 2008/06/01开本： 16开印次： 1纸张： 胶版纸I S B N ： 9787122022301包装： 平装内容简介
本书列举了三个实例，分别涵盖了双极型集成电路、CHOS数字集成电路、CNOS混合集成电路的设计，针对不同电路，介绍了不同的设计方法，每一个实例都给出了全流程的介绍，包括电路设计、仿真、版图设计、验证等，最后还介绍了集成电路设计中的若干重要问题。
本书的讲解由浅入深，对于有志从事集成电路设计工作的技术人员，是一本非常实用的教材，本书也可作高年级本科生和研究生的教材。
目录
绪言
0.1 ASIC的分类
0.2 ASIC的设计流程
0.3 本书的主要内容
第1章 双极型集成电路设计实例
1.1 典型的双极型集成电路工艺
1.2 双极型集成电路设计规则解读
1.2.1 版图设计规则
1.2.2 版图设计方案
1.3 Spice模型
1.3.1 Hspice基础知识
1.3.2 SPICE器件模型
1.4 双极集成电路设计实例
1.4.1 电路功能分析
1.4.2 电路分析
1.4.3 集成电路版图设计
第2章 CMoS数字集成电路设计实例
2.1 CMOS工艺简介
2.2 N CMOS工艺简介
2.3 CMOS数字集成电路设计
2.3.1 Veril09硬件描述语言
2.3.2 Veril09的使用
2.3.3 用Veril09设计数字集成电路应用举例
2.4 CMOS模拟集成电路设计
2.4.1 比较器概述
2.4.2 比较器的基本技术指标
2.4.3 设计概念介绍
2.4.4 集成电路设计要求
2.4.5 仿真
2.4.6 电路设计介绍
2.5 CMOS放大器设计
第3章 Bi-CMOS集成电路设计实例
3.1 Bi-CMOS工艺简介
3.2 本设计采用的部分设计规则
3.2.1 采用的Bi—CMOS工艺
3.2.2 设计规则简介
3.2.3 设计规则输入
3.3 本实例的电路功能分析
3.3.1 本实例的设计指标
3.3.2 本实例的功能框图
3.4 数字部分电路的设计
3.4.1 反相器的设计
3.4.2 二输入与非门的设计
3.4.3 三输入与非门的设计
3.4.4 施密特触发器的设计
3.4.5 基本D触发器的设计
3.4.6 带使能端的D触发器的设计
3.4.7 数字部分的总电路图
3.5 模拟部分电路的设计
3.5.1 基准电压源的电路设计
3.5.2 差分放大电路的电路设计
3.5.3 过热保护电路的设计
3.5.4 恒流驱动电路的设计
3.6 数字部分的版图设计
3.6.1 基本MOS管的版图设计
3.6.2 反相器、与非门、施密特触发器、D触发器等的版图设计
3.6.3 数字部分的整体版图设计
3.7 模拟部分的版图设计
3.7.1 基本晶体管、电容、电阻等的版图设计
3.7.2 基准电压源、差分放大器等部分的版图设计
3.8 整体版图的位置分配与设计结果
3.9 设计规则检查与版图验证
3.9.1 设计规则检查（DRC）
3.9.2 版图验证（LVS）
……
第4章集成电路设计若干主要问题
参考文献
书摘插图
绪言
专用集成电路（application specific integrated circuit，ASIC）是一种为专门目的而设计的集成电路，具有设计自由度大、芯片中没有无用的单元或晶体管、面积小、性能高、大批量生产时成本低的特点。目前，ASIC的设计已经在整机系统与电路的设计中占有重要的地位。
0.1 ASIC的分类
ASIC按应用特性分类，有数字ASIC、模拟ASIC和数模混合ASIC三种。
按ASIC芯片制造方法分，ASIC设计可以分为全定制方法和半定制方法。
全定制方法是一种基于晶体管级的ASIC设计方法，设计者使用版图编辑工具，从晶体管版图尺寸、位置及互连线开始设计，这些设计全部是按用户的要求进行的。这种设计方法是以得到尽可能小的芯片面积和尽可能高的系统性能为目标，在大批量生产时具有成本低的优点，常用于大批量的ASIC生产中，但全定制方法设计周期长，开发阶段投资风险大。
半定制集成电路指所有的逻辑单元预先进行设计，但其中一些或所有的掩膜版按定制方式进行制作的集成电路。使用单元库中预先设计好的单元可以大大简化设计，设计者不必涉及单元电路内部器件之间的互连，只需要将这些基本单元进行合理的布局和互连就行了。在这里将半定制集成电路分为标准单元集成电路和门阵列集成电路。
在标准单元设计中，是以精心设计的逻辑电路单元及版图为基础，按具体电路的要求，可将它们放在芯片上的任意位置按行排列，单元行之间留出空隙作为单元间布线的通道，标准单元可以是等高的，单元的宽度随逻辑电路的规模大小而变化。有的标准单元设计系统亦可以接受高度、宽度均可变的宏单元。标准单元设计过程中，从库中调出电路单元，单元行放置的位置及布线通道宽度均可由设计者确定，故标准单元设计中，电路性能、芯片利用率以及灵活性较门阵列好，但因其需要用户设计全部的掩膜版并要经过全部的工艺过程，故生产周期较长且成本也较门阵列高。
……
