集成电路测试技术基础(附光盘)
点此进入淘宝搜索页搜索分類: 图书,工业技术,电子 通信,微电子学、集成电路（IC）,
作者： 姜岩峰，张晓波，杨兵编著
出 版 社：
出版时间： 2008-9-1字数： 213000版次： 1页数： 170印刷时间： 2008/09/01开本： 16开印次： 1纸张： 胶版纸I S B N ： 9787122029485包装： 平装内容简介
本书包括数字集成电路测试技术、模拟集成电路测试技术、数模混合集成电路测试技术三大部分内容，主要介绍逻辑数字集成电路测试、时序数字电路的测试、内嵌自测试的原理和方法、模拟集成电路测试技术、混合信号测试技术。另外，本书配有一张DVD演示光盘，主要介绍的是混合信号集成电路的测试原理和方法，包括混合信号测试系统的硬件组成、硬件连接及操作、LabVIEW软件的使用等，与图书文字内容相辅相成，以助于深化理解测试的概念。
本书适用于集成电路测试领域的技术人员阅读，也可作为微电子专业本科生和研究生的教材。
目录
第1章 数字集成电路中常见的故障
1.1 基本概念
1.2 故障模型
1.2.1 固定故障模型
1.2.2 桥接故障
1.2.3 在CMOS集成电路中的中断故障和晶体管固定关断故障
1.2.4 延迟故障
1.3 暂态故障
第2章 组合逻辑电路的测试方法
2.1 数字电路的故障诊断
2.2 组合逻辑电路的向量生成技术
2.2.1 一维敏感路径法
2.2.2 布尔差分法
2.2.3 D算法
2.2.4 路径引导算法
2.2.5 扇出引导算法
2.2.6 延迟故障检测
2.3 组合逻辑电路中多故障的检测
第3章 可测试性逻辑电路的设计
3.1 Reed—Muller扩展法
3.2 三级或-与-或设计
3.3 可测试逻辑的自动综合
3.4 多级组合逻辑电路的可测试性设计
3.4.1 单体提取法
3.4.2 双体提取法
3.4.3 双体及补体同时提取法
3.5 可测试逻辑电路的综合
3.6 在组合逻辑电路中路径延迟故障的测试
3.7 可测试的PLA设计
第4章 时序电路的测试方法
4.1 使用迭代法对时序电路进行测试
4.2 状态表验证法
4.3 基于电路结构的测试方法
4.4 功能故障模型
4.5 基于功能故障模型的测试向量生成
第5章 时序电路可测试性设计
5.1 可控制性和可观测性
5.2 提高可测试性的Ad Hoc设计规则
5.3 可诊断时序电路的设计
5.4 可测试时序电路设计中的扫描路径技术
5.5 电平敏感型扫描设计（LSSD）
5.5.1 时钟无冒险锁存
5.5.2 LSSD设计规则
5.5.3 LSSD方法的优点
5.6 随机扫描技术
5.7 局部扫描
5.8 使用非扫描技术进行可测试性时序电路的设计
5.9 相交检测
5.10 边界扫描技术
第6章 内嵌自测试
6.1 BIST的测试向量生成技术
6.1.1 穷举测试法
6.1.2 伪穷举测试向量生成技术
6.1.3 伪随机向量生成法
6.1.4 确定性测试法
6.2 输出响应分析
……
第7章模拟电路的测试
第8章混合信号测试
第9章混合信号测试应用简介
参考文献
书摘插图
第1章 数字集成电路中常见的故障
1.1 基本概念
首先澄清一个概念，即“失效”和“故障”的区别，当电路所表现出来的性能与原来设计的不一致时，称为“电路失效”，而“故障”则指的是电路内部的物理级缺陷，它可能导致电路失效，也可能不导致电路失效。
对一个电路中的故障可以从它的特征、故障值、范围和持续时间等几方面来描述。
①故障的特征可以分为逻辑的或非逻辑的两种，其中逻辑故障会影响电路中某点的逻辑值，从而改变电路的逻辑状态；而非逻辑故障则是指其他的故障，包括时钟信号失灵、电源电压没加上等。
②故障值，在电路中某点所发生的逻辑故障值表示故障所产生的错误逻辑值是固定的还是可变的。
③故障范围，用来定义故障对电路的影响是局部的还是可传播的，局部故障只影响单一点的数值，而可传播故障则影响的范围更广泛一些，例如逻辑故障属于局部故障，而时钟失灵故障则是可传播故障。
④故障持续时间，指的是故障是暂时的还是持久的。
1.2 故障模型
在电路中故障的发生可能是由于元器件内部缺陷、信号线断裂、线连接与地或电源短路、信号线之间短路、延迟时间过长等原因导致的，像一些设计过程中的设计规则冲突、设计错误等都会导致故障。Faulkner等人发现由于设计规则冲突等导致的特定故障在电路级芯片中只占总体故障的10％左右，而到系统级时这种故障达到44％
……
