数字逻辑设计（配光盘）（计算机系列教材）
点此进入淘宝搜索页搜索分類: 图书,工业技术,电子 通信,基本电子电路,
作者： 薛宏熙，胡秀珠 编著
出 版 社： 清华大学出版社
出版时间： 2008-10-1字数： 530000版次： 1页数： 326印刷时间： 2008/10/01开本： 16开印次： 1纸张： 胶版纸I S B N ： 9787302186090包装： 平装内容简介
全书共分8章和两个附录，第1章是逻辑电路导论，第2章介绍门电路的物理实现和特性，第3～4章介绍各种组合逻辑电路及其优化实现，第5章介绍触发器和寄存器，第6章介绍同步时序电路，第7章介绍异步时序电路，第8章以实例介绍数字系统的特点和设计方法，附录A介绍EDA工具Quartus Ⅱ，附录B介绍硬件描述语言VHDL。本书附有光盘，其中包含QuartusⅡ网络版安装软件、本书中的图片、表格以及VHDL源代码，方便学生学习和教师制作课件。
本书的特点是引入电子设计自动化（Electronic Design Automation，EDA）工具和硬件描述语言VHDL，使理论教学和上机实践相结合，使学习基本原理和掌握设计方法相结合。
本书可作为高等院校计算机、自动化、电子工程及相关专业“数字逻辑”课程的教材，也可作为从事相关工作的工程技术人员的参考书。
作者简介
薛宏熙，清华大学计算机系教授。1962年毕业于清华大学自动控制系，毕业后在清华大学任教，其中1985年至1986年作为访问学者在加拿大多伦多大学进修。研究方向为数字系统设计自动化，包括模拟、逻辑综合、高层次综合、形式验证、软硬件协同设计、系统芯片设计工具研究等。讲授过的课程有：数字逻辑、计算机原理、计算机系统结构、数字系统自动设计、VHDL与集成电路设计等。出版著作有《计算机组成与设计》、《数字系统计算机辅助设计》、《数字系统设计自动化》等，译著有《用Spec C做系统设计》、《VHDL简明教程》、《用VHDL设计电子线路》、《数字逻辑与VHDL设计》等。
目录
第1章 逻辑电路导论
1.1 开关电路数学表示方法初步
1.1.1 真值表
1.1.2 二进制编码
1.1.3 真值表的常见形式
1.1.4 分析与综合
1.2 逻辑代数
1.2.1 逻辑代数的基本运算
1.2.2 逻辑函数
1.2.3 逻辑代数的基本公式和运算规则
1.3 用与门、或门和非门进行逻辑综合
1.4 公式法化简逻辑函数o
1.5 卡诺图
1.5.1 卡诺图是真值表的图形表示
1.5.2 用卡诺图化简逻辑函数
1.5.3 概念提升
1.6 逻辑函数的标准形式
1.6.1 函数的“积之和”表达式
1.6.2 函数的“和之积”表达式
1.6.3 两种表达形式的互换
1.6.4 包含无关项的逻辑函数的化简
1.7 表格法化简逻辑函数
1.7.1 求质蕴含项集合
1.7.2 求最小覆盖
1.7.3 表格法小结
1.8 解题示例
【本章小结】
【习题】
第2章 数字集成电路的基本元件——门电路
2.1 概述
2.2 TTL集成门电路
2.2.1 TTL与非门简介
2.2.2 TTL与非门的外特性及其参数
2.2.3 集电极开路的与非门
2.2.4 TTL三态门
2.3 MOS场效应晶体管
2.4 MOS门电路
2.4.1 NMOS门电路
2.4.2 CMOS门电路
2.4.3 其他类型的CMOS门电路
2.4.4 CMOS逻辑门电性能分析
2.4.5 不同类型逻辑门的配合问题
2.5 74系列中小规模集成电路芯片
2.6 可编程逻辑器件
2.6.1 可编程逻辑阵列PLA
2.6.2 可编程阵列逻辑PAL和GAL
2.6.3 复杂可编程器件
2.6.4 现场可编程门阵列
2.6.5 可编程开关的物理实现
2.6.6 CPLD和FPGA特点比较
【本章小结】
【习题】
第3章 组合逻辑电路的优化实现
3.1 组合逻辑电路的特点与优化实现
3.2 单输出函数和多输出函数
3.2.1 多输出函数的化简
3.2.2 多输出函数的优化实现
3.2.3 用EDA工具优化实现组合逻辑电路示例
3.3 多级逻辑电路的综合
3.3.1 提取公因子
3.3.2 功能分解
3.4 组合逻辑电路积木块
3.4.1 多路选择器
……
第4章 数的表示方法和算术运算电路
第5章 锁存器、触发器和寄存器
第6章 同步时序电路
第7章 异步时序电路
第8章 数字系统设计
附录A DEA工具 Quartus Ⅱ简介
附录B 硬件描述语言VHDL简介
参考文献
书摘插图
第3章 组合逻辑电路的优化实现
【课前思考】
（1）数字逻辑电路分为组合逻辑电路和时序逻辑电路，二者有什么区别?
（2）怎样以最短的时间实现一个性能价格比最高的目标电路?
【学习指南】
（1）电路设计的首要目标是满足功能要求，其次是优化，即在可用资源的情况下力求成本低且运行速度快（延迟时间短）。若不能同时满足上述要求，则应在性能和价格之间寻求一个适当的折中。
（2）当目标电路的规模很大时，用EDA工具完成一个优化的设计将事半功倍。我们既要掌握逻辑设计的基本理论，又要学会使用EDA工具进行设计，使用EDA工具设计时，以VHDL功能描述为重点。
3．1组合逻辑电路的特点与优化实现
数字逻辑电路可分为组合逻辑电路（combinational logic circuit）和时序逻辑电路（简称时序电路，sequential circuit）。组合逻辑电路的输出仅取决于当前的输入，时序电路的输出不仅取决于当前的输入还取决于当前的状态（简称现态），而当前状态则由先前的状态和先前的输入逐步演变而来，因而和输入信号取值的时间序列有关。
时序逻辑电路的状态由记忆元件保存，组合逻辑电路中则不包含记忆元件。值得注意的是：基本门电路如果通过反馈形成环路，则可能构成记忆元件，即无意间的错误连接也可能造成不希望的记忆元件，这种偶然的错误可能将一个组合逻辑电路实现为时序电路。
组合逻辑电路优化实现的步骤如下。
（1）目标电路的原始描述。真值表、卡诺图、逻辑表达式、逻辑图以及硬件描述语言源代码等都可以作为目标电路的原始描述，关键是原始描述必须准确地描述目标电路的功能，不可有错误、歧义或疏漏。
（2）逻辑化简。从电路的原始描述提取逻辑函数并加以优化，这项工作也可称为与可用资源无关或与物理实现无关的逻辑优化。
（3）与可用资源相关的优化实现。实现一个优化的设计必须以可用资源为基础，通常以表2．4给出的基本门电路作为可用资源。而在另外一些场合，可用资源可能是多路选择器或其他积木块电路。例如，对于可编程逻辑器件（CPLD或FPGA）来说，其宏单元是可用资源。手工设计过程中由设计者进行优化，自动设计过程中则由EDA工具实现优化，这项工作也可称为适配（fitting）或物理映射。
……
