点此进入淘宝搜索页搜索　　參考價格: 点此进入淘宝搜索页搜索
　　分類: 图书,计算机/网络,人工智能,

作者： （美）杨著，李玉山等译

出 版 社： 机械工业出版社

出版时间： 2009-1-1字数： 463000版次： 1页数： 363印刷时间： 2009/01/01开本： 16开印次： 1纸张： 胶版纸I S B N ： 9787111253150包装： 平装内容简介

本书全面论述了数字系统及传输中的信号完整性问题；以数字系统为背景，在引入信令属性和互连模型的概念之后，介绍了反射、串扰、同时开关噪声等典型问题，以及互连线的多端口模型；以建模为主线，深入探讨了：电感、电容、电阻等无源元件模型，多引脚寄生参数的测量技术，互连的集总模型和宽带模型等。在提高篇讨论了端接、电源分布和先进封装等高级应用范例。

本书对于从事数字信号完整性及电磁兼容技术的研究或设计开发人员来说，是一本难得又实用的工程参考书。

作者简介

Brian Young（杨布赖恩）是摩托罗拉半导体部Somerset设计中心的技术部成员，从事PowerPCTM微处理器和RapidIOTM互连架构的封装互连以及I/O方面的设计。在七年多的时间里，他针对微处理器，快速静态RAM与DSP等，潜心研究高速信令的仿真、建模、测量及性能。他曾在得克萨斯A&M大学（College Station）电气工程系任助教；在得克萨斯大学奥斯汀分校电气工程系任副教授。Dr．Young毕业于得克萨斯大学奥斯汀分校并获得博士学位；拥有六个与封装相关的专利；在国际会议和学术期刊上发表了大量论文。

目录

序言

译者序

前言

第1章 数字系统与信令

1.1 提高性能时的折衷

1.2 信令标准和逻辑系列

1.3 互连

1.4 数字系统建模

第2章 信号完整性

2.1 传输线

2.2 理想点到点信令

2.3 非理想信令

2.4 不连续引起的突变

2.5 串扰

2.6 拓扑结构

2.7 同时开关噪声

2.8 系统时序

2.9 习题

第3章 同时开关噪声

3.1 SSN的成因

3.2 有效电感

3.3 片外SSN的相关性

3.4 SSN-引起的错位

3.5 排组的快速仿真

3.6 习题

第4章 多端口电路

4.1 Z-和Y-参数

4.2 S-参数

4.3 多端口的S-，Y-，Z-参数之间的转换

4.4 S-参数的归一化

4.5 矩阵化简

4.6 习题

第5章 电感

第6章 电容

第7章 电阻

第8章 寄生参数测量

第9章 集总建模

第10章 宽带建模

第11章 信号完整性提高篇

附录

附录A 部分习题解答

附录B 同轴电缆的PEEC计算

附录C SSN的SPICE仿真示例

附录D 模态分解程序代码示例

附录E 层剥落程序代码示例

书摘插图

第1章 数字系统与信令

提高计算性能有多种技术途径，包括高密度集成、高速电路（如动态逻辑）、高级编译器、高数据吞吐量结构、宽指令和数据、并行处理和高速时钟等。这里罗列的也仅仅是众多途径中的一小部分。要使系统性能最大化地提升，系统所有的高速器件最好能集成到一个芯片上。但是所涉及工艺的难度（尤其、是大面积芯片的成品率问题）限制了片上系统的实现，使片上系统只能在有限的一些场合得到应用。高速器件的互连是一个越来越严重的问题。当器件的工作频率升高时，互连带宽也必须相应地增加。

增加互连带宽最基本的途径就是使用更快的时钟信号或增加位宽，或两者都采用。然而信令标准、兼容性、功耗诸因素，以及封装、印制电路板（PCB）面积、硅片面积造成的成本使得设计过程更加复杂。一个全面的系统设计应该在系统结构、上述诸影响因素、成本之间找到平衡点。为了使系统设计的折衷达到最优，需要对系统进行建模和仿真以评估系统的性能。仿真中模型的可用性、正确性和精度是准确评估系统性能的关键。

1.1提高性能时的折衷

为了改善数字系统的性能，最基本的方案就是设法使系统能工作于更快的时钟，每个时钟周期能更多地处理、传输数据。系统设计者需要决策的要素包括体系结构、总线位宽、总线速度、信令标准、逻辑系列、拓扑结构和负载。这些要素必须加以折衷平衡，以使系统的性能能够在合适的成本、研发期限以及电磁辐射规定的范围内满足设计要求。

……

 

 

免责声明：本文为网络用户发布，其观点仅代表作者个人观点，与本站无关，本站仅提供信息存储服务。文中陈述内容未经本站证实，其真实性、完整性、及时性本站不作任何保证或承诺，请读者仅作参考，并请自行核实相关内容。