基于Vreilog HDL的通信系统设计
点此进入淘宝搜索页搜索分類: 图书,计算机/网络,行业软件及应用,
作者： 陈曦等编著
出 版 社： 水利水电出版社
出版时间： 2009-4-1字数：版次： 1页数： 314印刷时间：开本： 16开印次：纸张：I S B N ： 9787508462882包装： 平装内容简介
随着电子技术的发展，当前的数字通信系统正朝着速度快、带宽大、体积小、集成度高的方向迅猛发展。推动该浪潮迅猛发展的引擎就是日趋进步和完善的FPGA设计技术。FPGA以其功能强大、开发周期短、投资少、可重复修改、开发工具智能以及软件可升级等特点成为通信系统领域硬件设计的先导。
本书综台几位作者多年的研究和实践经验，从Verilog HDL的基本语法知识开始，简要介绍M0delsim和Quartus软件的使用方法，再对数字信号处理关键技术的原理和实践、无线通信关键技术的原理和实践、有线通信关键技术的原理和实践进行全面的分析和介绍；最后给出FPGA的常用设计指导原则代码编写规范和实验指导。这种结构的安排旨在提高读者的工程实践能力，使读者在设计开发、应用过程中起到事半功倍的效果。
本书体系完整，内容编写思路大致按照基础知识、应用实例、设计指导、代码规范和实验来完成。本书适合作为高等院校通信、计算机专业本科生和研究生的教学用书，也可供有关技术培训及工程技术人员自学参考用。
目录
前言
第一部分基础篇
第1章Verilog的基本知识
1.1Verilog HDL的历史
1.2Verilog HDL和VHDL的异同
1.3EDA技术及其应用
1.3.1 EDA技术的发展
1.3.2现代EDA技术的特点及应用
1.3.3EDA技术的范畴和应用
1.3.4EDA技术的发展
1.4IP复用技术及SOC概况
1.4.1 IP核
1.4.2系统芯片
1.5本章小结
第2章常用Verilog语法
2.1 模块
2.2标识符、关键字和注释
2.2.1 标识符
2.2.2关键词
2.3数字值集合
2.3.1值的集合
2.3.2常量
2.3.3变量
2.4运算符和表达式
2.4.1逻辑运算符
2.4.2关系运算符
2.4.3算术运算符
2.4.4条件运算符
2.4.5等式运算符
2.4.6移位运算符
2.4.7位拼接运算符
2.4.8位运算符
2.4.9缩减运算符
2.4.10优先级别
2.5行为语句
2.5.1 过程语句
2.5.2条件语句
2.5.3循环语句
2.5.4阻塞赋值和非阻塞赋值
2.6task和function说明语句
2.6.1任务(task)
2.6.2 函数(function)
2.6.3任务和函数的异同
2.7编译预处理
2.7.1 宏替换'define
2.7.2文件包含'include
2.7.3 时间尺度'timescale
2.7.4条件编译'ifdef、'else、'endif
2.8本章小结
第3章功能仿真和下载配置
3.1ModelSim仿真工具
3.1.1 ModelSim简介
3.1.2 ModelSim基本仿真流程
3.1.3 ModelSim仿真实例
3.1.4 常用的ModelSim仿真命令介绍
3.1.5 dataflow的应用
3.1.6 ModelSim代码覆盖率查看
3.2 Quartus Ⅱ的使用方法
3.2.1 Quaruts Ⅱ设计实例
3.2.2应用RTL电路图观察器
3.2.3Altera的IP Core的使用
3.3下载配置设计
3.3.1配置方式介绍
3.3.2配置过程
3.3.3配置接口电路
3.3.4Altera公司下载电缆介绍
3.3.5配置芯片介绍
3.4本章小结
第二部分实践篇
第4章简单逻辑电路实现
4.1简单组合逻辑电路的Verilog.HDL实现
4.1.1基本门电路
4.1.2译码器
4.1.3数据选择器
……
第5章数字滤波器设计
第6章数字调制与解调系统设计
第7章RS编译码系统设计
第8章直接扩频通信系统设计
第9章网络管理中UART系统设计
第10章以太网物理层关键技术的Verilog HDL实现
第三部分技巧和实验篇
第11章FPGA设计指导原则和代码规范
第12章实验设计指导
参考文献及参考资料
书摘插图
第一部分基础篇
第1章Verilog的基本知识
硬件描述语言（Hardware Description Language，HDL）是一种形式化方法来描述数字电路和系统的语言，它从出现发展至今已经有20多年历史。本章从介绍Verilog HDL的发展历程讲起，进一步介绍EDA相关技术的发展现状，最后介绍了进行大规模快速的集成电路设计还需要了解的IP复用和SOC概念。
1.1 Verilog HDL的历史
用形式化方法来描述数字电路和系统的语言构成了硬件描述语言（Hardware Description Language，HDL）。通过这种语言可以从上层至下层（从抽象到具体），逐层描述自己的设计思想，用一系列分层次的模块来表示简单或复杂的电路系统。
Verilog HDL语言已经成为一种标准的硬件描述语言，它有以下一些特点：
• 作为一种多用途的硬件描述语言，它具有易学性和易用性。在语法上与C语言非常相似。如果有一定C语言编程经验的读者，那么Verilog HDL语言学起来非常容易。
• 大多数逻辑综合工具都支持Verilog HDL，使得Verilog HDL成为设计人员的一个很好的选择。
• Verilog HDL语言允许在同一个模块中进行不同抽象层次的描述，设计者可以同时使用门级、开关级、寄存器器传输级或行为描述代码对同一个硬件模块进行描述。
• 所有的制造厂商都提供了Vemog HDL的工艺库，用以支持仿真，这就为用Verilog HDL设计的芯片可以在不同的厂家进行生产，提供更大的灵活性。
• Verilog HDL拥有强大的接口功能，允许用户用C语言对内部数据结构进行描述。
Verilog HDL语言是由美国GDA（Gateway DesignAutomatic）公司的Phi Moordy创立于1983年。在1984～1985年间Phi Moorby设计出一个仿真器称为Verilog．xL；1986年，他又提出了用于快速门级仿真的XL算法，对Verilog HDL的发展作出了另一个巨大贡献。1989年，GDA公司被Cadence公司收购，1990年Cadence公司决定开发Verilog HDL语言，并成立了OVI（Open Verilog International）组织来促进Verilog HDL语言的发展。1995年，IEEE制定了Verilog HDL的IEEE标准，即Verilog HDLl364—1995。之后又在2001年发布了VerilogHDLl364—2001标准。
……
