处理器内部晶体管信位宽度

王朝知道·作者佚名  2012-04-02
窄屏简体版  字體: |||超大  
 
分類: 電腦/網絡 >> 硬件
 
參考答案:

我们通常所说的CPU纳米制作工艺并非是加工生产线,实际上指的是一种工艺尺寸,代表在一块硅晶圆片上集成所数以万计的晶体管之间的连线宽度。按技术述语来说,也就是指芯片上最基本功能单元门电路和门电路间连线的宽度。以65纳米制造工艺为例,此时门电路间的连线宽度为65nm。我们知道,1微米相当于1/60头发丝大小,经过计算我们可以算出,0.065微米(65nm)相当于1/920头发丝大小。可别小看这1/920头发丝大小,这微小的连线宽度决定了CPU的实际性能,CPU生产厂商为此不遗余力地减小晶体管间的连线宽度,以提高在单位面积上所集成的晶体管数量。采用65纳米制造工艺之后,与90纳米工艺相比,绝对不是简单地令连线宽度减少了35纳米,而是芯片制造工艺上的一个质的飞跃。

如今最新的65纳米制作工艺可以在不增加芯片体积的前提下,在相同体积内多集成将近一倍的晶体管,使芯片的功能得到扩展。目前Pentium4(Prescott核心)处理器其内部的晶体管信位宽度为50纳米,而使用65纳米技术后,处理器内部的晶体管信位宽度将缩减至44纳米。毫无疑问,信位宽度越小,晶体管的极限工作能力就越大,这也意味着更加出色的性能。

小贴士:① 若网友所发内容与教科书相悖,请以教科书为准;② 若网友所发内容与科学常识、官方权威机构相悖,请以后者为准;③ 若网友所发内容不正确或者违背公序良俗,右下举报/纠错。
 
 
 
免责声明:本文为网络用户发布,其观点仅代表作者个人观点,与本站无关,本站仅提供信息存储服务。文中陈述内容未经本站证实,其真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。
 
 
© 2005- 王朝網路 版權所有 導航