建构beta指令元素
中央处理单元的设计取舍
最大效能: 以每秒可执行的指令数来衡量
最小成本: 以电路的大小来衡量
最佳效能/价钱: 以MIPS(每秒百万指令)与大小的来比例来衡量. 在重视能量消耗的应用中, MIPS/瓦特也很重要.
效能量测
MIPS=Clock Frequency(MHz)/C.P.I
推进效能
当今: 1 时脉/指令.
以后: 以管路技术来达成更多百万赫
趋势: 修正不同的管路技术问题
Beta指令集（模型）
Opcode|5|5|5|11|
10****|Rc|Ra|Rb|unused
操作类别: Reg[Rc] ← Reg[Ra] op Reg[Rb]
11****|Rc|Ra|literal C(signed)
操作类别: Reg[Rc] ← Reg[Ra] op SXT(C)
两种格式共享的操作码(OPCODE):
ADD SUB MUL* DIV* *optional
CMPEQ CMPLE CMPLT
AND OR XOR
SHL SHR SRA
以操作码区分的指令类别:
OP
OPC
MEM
TC（控制转移）
指令合并达成方法: 累进功能法
每个指令是由一个简单的功能组件成来达成的. 我们将试着实现各个指令类别的数据路径, 然后再将它们合并(使用解多任务器等).
步骤:
1. 操作类指令
2. 存取类指令
3. 跳跃与分流类指令
4. 例外
5. 合并数据路径
缓存器档案之时序
两组组合逻辑式读取端口, 一组时脉控制式写入埠
如果 (举例来说) WA=RA1, 将会怎样?
RD1 会读取 “旧的” Reg[RA1] 之值, 一直到下一个时脉边缘为止.
起始点: ALU 操作
32-位 (4-字节) ADD 指令:
100000|00100|00010|00011|00000000000|
opcode Rc Ra Rb unused
对BETA而言, 表示Reg[R4] ← Reg[R2] + Reg[R3]
首先, 硬件必需能够:
1.读取下一个32-bit指令
2.指令译码(DECODE): ADD, SUB, XOR, 等等
3.从缓存器档案进行读取 (READ) (Ra, Rb) 之操作;
4.执行(PERFORM)指定的操作;
5.将结果写回(WRITE)缓存器档案(Rc).
指令取得/译码
使用计数器来取得(FETCH)下一个指令:
程序计数器 (PC)
1.使用 PC来当作内存地址
2.加4到PC, 然后在单位时脉(MHz)结束时加载新的值
3.从内存取得指令
4.直接使用某些指令字段 (缓存器编号, 16-位之常数)
5.使用 <31:26>位来产生控制讯号
ALU 操作之数据路径
OP: Reg[Rc] ← Reg[Ra] op Reg[Rb]
ALU 操作 (常数存在时)
OPC: Reg[Rc] ← Reg[Ra] op SXT(C)
“储存”指令
ST: Mem[Reg[Ra]+SXT(C)] ← Reg[Rc]
“加载”指令
LD: Reg[Rc] ← Mem[Reg[Ra]+SXT(C)]
JMP指令
JMP: Reg[Rc] ← PC+4; PC ← Reg[Ra]
BEQ/BNE(当相等/不等时, 则JMP(跳跃)) 指令
BEQ: Reg[Rc] ← PC+4; if Reg[Ra]=0 then PC ← PC+4+4*SXT(C)
BNE: Reg[Rc] ← PC+4; if Reg[Ra]≠0 then PC ← PC+4+4*SXT(C)
对以上进行一下归纳:
01****|Rc|Ra|literal C(signed)
LD:Reg[Rc]←Mem[Reg[Ra]+SXT(C)]
ST:Mem[Reg[Ra]+SXT(C)]←Reg[Rc]
JMP:Reg[Rc]←PC+4;PC←Reg[Ra]
BEQ:Reg[Rc]←PC+4;If Reg[Ra]-0 then PC←PC+4+4*SXT(C)
BNE:Reg[Rc]←PC+4;If Reg[Ra]-0 then PC←PC+4+4*SXT(C)
LDR:Reg[Rc]←Mem[PC+4+4*SXT(C)]
“加载相对地址”指令
LDR: Reg[Rc] ← Mem[PC + 4+ 4*SXT(C)]
“加载相对地址”指令有什么好处呢?
我认为程序代码是单纯的, 举例来说, 它们是只读的, 并且存在一个”程序”内存区;
但数据是可读/写的, 而使用以下方法之一来储存
存在STACK中(其实是内部); 或在某些外部变数中; 或存在一个外部的储存堆栈(HEAP).
所以, 为什么一个指令要设计成可以加载”靠近”这个指令的数据呢?
就是当数据是 ”地址”及”其它较大的常数”时。
“加载相对地址”(LDR)指令
LDR: Reg[Rc] ← Mem[PC + 4 + 4*SXT(C)]
例外处理
计划:
1.中断正在执行的程序
2.呼叫例外处理 (就好象一个过程调用)
3.返回并继续执行.
我们希望有可修复的中断以达成:
1.由CPU或系统产生的同步化事件错误 (例如,不合法的指令,除数为0,不合法的内存地址)
捕捉及系统呼叫 (例如, 从外围读取一个字符)
2.由I/O所产生的异步化事件(例如, 键盘键入, 收到封包, 磁盘传输完成)
关键: 对于被中断程序的透明度.
这对异步化中断是最难的
执行方法
例外运作:
1.不要执行现在的指令
2.取而代之的, 假装有一个”强制”的过程调用
3.储存现在的程序计数(PC) (事实上是现在的 PC + 4)
4.用例外向量载入PC
5.同步化例外是0x4, 异步化例外是0x8
然后问题来了，咱是要把现在的PC + 4存到哪呢?
我的方法: 保留一个缓存器 (R30, 也称XP)然后禁止使用者程序使用该缓存。
例外
Bad Opcode: Reg[XP] ← PC+4; PC ← “IllOp”
Other: Reg[XP] ← PC+4; PC ←“Xadr”
控制逻辑
实施方法的选择:
1.以操作码(opcode), 外部跳跃, 以及捕捉逻辑索引的只读存储器(ROM)
2.可程序化逻辑数组(PLA)
3.“随机”逻辑 (例如: 标准组件逻辑闸)
