数字电路设计与Verilog HDL
分類: 图书,工业技术,电子 通信,基本电子电路,
作者： 张亮
出 版 社： 人民邮电出版社
出版时间： 2000-10-1字数：版次： 1版1次页数： 317印刷时间：开本：印次：纸张：I S B N ： 9787115087706包装： 精装内容简介
本书首先概述了数字集成电路发展的历史与未来，指出了硬件描述语言（HDL）在设计数字电路中所超的作用，并系统要地讲解了Verllog HDL的语法要点。在此基础上，本书以Verllog HDL为工具，介绍了向种描述电路的方法与技巧，列举了向个典型电路的描述实例，然后用80C51单片机、硬盘控制器和PCI总线制作器接口等子系统的设计实例分别讲解了自顶向下的层次化设计方法、同步与异步数据流的控制以及Master/Slave状态机在总线控制等方面的设计技巧。文中还对Verllog建模与调试、BIST电路的原理与Verllog实现做了详细论述，并提供了具体例子，最后以一个真实ASIC例子的简单介绍作为全书的结尾。
本书是Verllog HDL用于数字电路设计的中高级读本，可作为大专院校计算机、微电子学和半导体专业高年级本科生和研究生的教材，也可作为数字集成电路芯片设计人员的参考书。
目录
第1章 数字集成电路设计概述1
1.1 集成电路设计方法演变1
1.2 硬件描述语言(HDL)3
1.3 数字集成电路设计的典型流程4
1.4 系统级集成电路设计技术6
1.4.1 系统级集成电路设计方法6
1.4.2 系统级集成电路设计中的IP问题7
1.4.3 系统级集成电路测试技术8
1.4.4 系统级集成电路芯片加工技术9
1.4.5 系统级集成电路的发展未来9
第2章 硬件描述语言Verilog HDL语法简介11
2.1 Verilog HDL的发展与特点11
2.2 模块（Module）概念12
2.3 基本数据类型14
2.4 基本操作数与表达式16
2.5 过程语句19
2.5.1 for循环语句20
2.5.2 while循环语句20
2.5.3 case语句21
2.5.4 repeat循环语句22
2.5.5 forever循环语句23
2.6 时间与事件的概念23
2.7 时间与事件流的控制25
2.8 并行的概念29
2.8.1 fork-join结构29
2.8.2 disable语句29
2.9 功能与任务30
2.10 描述的类型32
2.10.1 行为级描述32
2.10.2 结构级描述34
2.10.3 混合模式表达35
2.11 不同模块中的变量存取36
第3章 几种提高效率的电路描述方法与技巧41
3.1 加法结构41
3.2 改进嵌入算子44
3.3 使用状态信息45
3.4 寄存器的使用48
3.5 传播常量50
3.6 随机逻辑描述50
3.7 共享复杂算子51
3.8 关键路径提取53
3.8.1 简单组合电路关键路径提取方法53
3.8.2 较复杂的always块中关键路径提取方法54
3.8.3 复杂状态机中关键路径提取方法56
第4章 Verilog HDL电路描述举例61
4.1 组合式的零计数电路61
4.2 时序式的零计数电路63
4.3 状态机实现的饮料机65
4.4 计数器实现的饮料机69
4.5 超前进位加法器71
第5章 自顶向下的设计方法与设计实例77
5.1 自顶向下的层次化分析方法77
5.2 80C51指令兼容微处理机层次化设计树79
5.3 80C51指令兼容微处理机结构模块分析80
5.3.1 外部接口模块80
5.3.2 FIFO模块84
5.3.3 ALU模块88
5.3.4 GET_INS模块92
5.3.5 DECODE模块95
5.3.6 EXE_CTL模块104
5.3.7 EXE_BRA模块106
5.3.8 EPROM模块109
5.3.9 外部RAM模块110
5.3.10 系统仿真模块111
第6章 硬盘控制器子系统模块化设计113
6.1 功能描述113
6.2 硬盘控制器子系统结构113
6.2.1 异步FIFO电路114
6.2.2 CRC计算电路128
6.2.3 UDMA状态机电路133
6.3 硬盘功能模拟143
6.4 系统功能测试189
第7章 基于PCI局部总线的控制器模块化设计193
7.1 功能描述193
7.2 PCI Master状态机描述194
7.3 PCI Slave 状态机描述197
7.4 系统功能模拟201
第8章 Verilog建模与调试技巧209
8.1 双向端口209
8.2 具有不确定输入值的组合电路213
8.3 作查表用的大存储器214
8.4 加载交叉存取式存储器220
8.5 建立和维持约束条件的验证223
8.6 Verilog执行顺序和调度的影响223
8.7 复杂模块测试向量的产生226
8.8 测试向量的验证230
第9章 数字集成电路中的嵌入式自测(BIST)电路233
9.1 数字逻辑电路测试233
9.2 嵌入式自测（BIST）电路原理234
9.2.1 伪随机测试向量产生234
9.2.2 特征分析238
9.2.3 嵌入逻辑块观测器242
9.3 存储器嵌入式自测（BIST）电路244
9.3.1 存储器BIST的概念244
9.3.2 存储器测试与错误类型245
9.3.3 存储器BIST电路结构246
9.3.4 存储器BIST电路举例247
第10章 真实ASIC系统举例289
10.1 HPT366系统结构289
10.2 HPT366的封装与电气特性290
10.3 HPT366的应用电路295
附录A Verilog形式化语法定义299
A.1 BNF语法形式299
A.2 BNF语法299
附录B Verilog关键词313
附录C HDL编译器不支持的Verilog结构315
C.1 不支持的定义和说明315
C.2 不支持的语句315
C.3 不支持的操作符316
C.4 不支持的门级结构316
C.5 不支持的其他结构316
参考文献317
