数字设计：原理与实践（第四版 影印版）
点此进入淘宝搜索页搜索分類: 图书,工业技术,电子 通信,基本电子电路,
作者： （美）韦克利（Wakerly,J.F.） 著
出 版 社： 高等教育出版社
出版时间： 2007-4-1字数： 1200000版次： 1页数： 895印刷时间： 2007/04/01开本： 16开印次： 1纸张： 胶版纸I S B N ： 9787040213799包装： 平装编辑推荐
本书使读者能够同时学习高层设计（HDL）和低层设计（电子电路）的基本知识，并通晓大量的中间设计，如门、触发器和其他一些层次较高的数字设计模块。
本书适用于所有那些想设计和实现真实数字电路的人。
本套教学用书的特点：
权威性——教育部高等教育司推荐、教育部高等信息科学与技术引进教材专家组遴选。
系统性——覆盖计算机专业主干课程和非计算机专业计算机基础课程。
先进性——著名计算机专家近两年最新著作，内容体系先进。
经济性——价格与国内自编教材相当，是国内引进教材价格最低的。
这本畅销书以其严谨的学术态度和实际经验讲述了板级和VLSl系统中的数字设计基本原理和实际需求。以John Wakerly在大学和工业界三十多年的经验，他直接指导了数千名电子工程的学生，通过他的著作间接指导了数以万计的学生，并设计或管理了带来十亿美元以上收益的数字系统设计。
第四版覆盖了所有通用的硬件描述语言（HDL），包括VHDL和Verilog。硬件描述语言几乎涵盖了所有的章节，但是都是以独立的节或小节的形式出现的。这使得学生和指导教师可以选择不学习或者学习一种、多种或全部硬件描述语言。此外，新版本包含了大量新的习题，以及对基于硬件描述语言的设计的早介绍。
数百页的针对学生和教师在线资源为《数字设计——原理与实践》一书提供了有力的支持。欲知更多信息，请访问www.prehall.com/wakerlyinfo。
John F.Wakerly于美国斯坦福大学获得电子工程博士学位。他是思科公司广域网业务部主管工程项目的副总裁，且担任斯坦福大学的兼职教授。著有关于数字设计、微型计算机体系结构、计算机可靠性等方面的50余部著作，并在网络领域拥有13项专利。
更多信息请访问：www.PearsonEd.com。
内容简介
第1章给出了本书中的一些基本定义和基础规则，无论它们是否重要。
第2章介绍了二进制数制系统和编码。第3章描述了数字电路的操作，重点描述了逻辑器件的外部电气特性。第4章讲解了组合逻辑的设计原理，包括开关代数与组合电路分析、综合和最小化。第5章给出了基于硬件描述语言的设计的基本介绍，接下来提供了三种基本硬件描述语言ABEL、VHDL和 Verilog的学习指导。第6章首先讨论了数字系统的文档标准，这通常是开始真正的电路设计时最重要的部分。第7章讲述的是时序逻辑设计原理，从介绍锁存器和触发器开始。第8章的内容是介绍同步时序电路的设计实践。第9 章介绍了存储器件、CPLD和FPGA的有关知识。
本书的大部分章节都包括了参考文献、练习题和习题。
目录
前言
1引论
1.1关于数字设计
1.2模拟与数字
1.3数字器件
1.4数字设计中的电子方面
1.5数字设计中的软件方面
1.6集成电路
1.7可编程逻辑器件
1.8专用集成电路
1.9印刷电路板
1.10数字设计层次
1.11以游戏之名
1.12进一步探讨
练习题
2数字系统和编码
2.1进位计数制
2.2八进制数和十六进制数
2.3常见的进位计数制转换
2.4非十进制数的加法和减法
2.5负数的表示法
2.6二进制补码的加法和减法
2.7反码的加法和减法
2.8二进制乘法
2.9二进制除法
2.10十进制数的二进制编码
2.11格雷码
2.12字符编码
2.13行为、条件和状态的编码
2.14n立方和距离
2.15检错码和纠错码
2.16用于串行数据传输和存储的编码
参考文献
练习题
习题
3数字电路
3.1逻辑信号和门
3.2逻辑系列
3.3CMOS逻辑
3.4CMOS电路的电气特性
3.5CMOS的静态电气特性
3.6CMOS的动态电气特性
3.7其他CMOS输入输出结构
3.8CMOS逻辑系列
3.9低压CMOS逻辑和接口
3.10双极逻辑
参考文献
练习题
习题
4组合逻辑的设计原理
4.1开关代数
4.2组合电路分析
4.3组合电路综合
4.4时序冒险
参考文献
练习题
习题
5硬件描述语言
5.1基于硬件描述语言的数字设计
5.2硬件描述语言ABEL
5.3硬件描述语言VHDL
5.4硬件描述语言Verilog
参考文献
练习题
习题
6组合逻辑的设计实践
6.1文档标准
6.2电路时序
6.3组合型可编程逻辑阵列PLD
6.4译码器
6.5编码器
6.6三态器件
6.7多路复用器
6.8异或门和奇偶校验电路
6.9比较器
6.10加法器、减法器和算术逻辑部件
6.11组合乘法器
参考文献
练习题
习题
7时序逻辑设计原理
7.1双稳态元件
7.2锁存器和触发器
7.3时序同步状态机分析
7.4时序同步状态机设计
7.5用状态图设计状态机
7.6用转换表综合状态机
7.7其他状态机设计实例
7.8分解状态机
7.9反馈时序电路分析
7.10反馈时序电路设计
7.11ABEL时序电路设计特性
7.12用VHDL实现时序电路设计
7.13用Verilog实现时序电路设计
参考文献
练习题
习题
8时序逻辑设计实践
8.1时序电路的文档标准
8.2锁存器和触发器
8.3时序PLD
8.4计数器
8.5移位寄存器
8.6迭代电路与时序电路
8.7同步设计方法
8.8同步设计中的障碍
8.9同步器失败和亚稳态
参考文献
练习题
习题
9存储器、CPID和FPGA
9.1只读存储器
9.2读/写存储器
9.3静态RAM
9.4动态RAM
9.5复杂可编程逻辑器件
9.6现场可编程门阵列
参考文献
练习题
习题
索引
