多电太CMOS电路设计
点此进入淘宝搜索页搜索分類: 图书,工业技术,电子 通信,微电子学、集成电路（IC）,
作者： （土耳其）库逊（Kursun,V.），（美国）弗雷德曼（Friedman,E.G.）著；马俊婷，郭志川，孙鹏译
出 版 社： 机械工业出版社
出版时间： 2008-6-1字数：版次： 1页数： 206印刷时间：开本： 16开印次：纸张：I S B N ： 9787111238645包装： 平装内容简介
本书由美国威斯康星（Wisconsin-Madison）大学Volkan Kursun博士和美国罗彻斯特（Rochester）大学Eby G.Friedman教授撰写。全书共分12章。本书在对集成电路的发展做了简要介绍后，对CMOS电路功耗来源进行了深入分析，着重介绍了高性能集成电路的电源电压和阙值电压的缩放技术、DC-DC变换器、片上集成的降压变换器、低电压摆幅单片式DC-DC变换器、高输入电压降压型DC-DC变换器、多电源电压集成电路内的信号传输、可变阈值电压保持管（DVTVK）多米诺逻辑电路、动态电路亚阈值漏电流特性、睡眠开关双阈值多米诺逻辑等专题。
本书取材新颖，可作为高等院校电子科学与技术（微电子学与固体电子学、电路与系统、物理电子学等）、电子与通信工程（VLSI信号处理方向）、计算机科学与技术（计算机系统结构）等专业高年级本科生和研究生学习集成电路设计课程先进专题的教科书，也可作为从事深亚微米集成电路领域的研究人员和工程技术人员的参考书。
目录
第1章绪论
1.1集成电路的发展
1.2 本书概述
第2章 CMOS集成电路的功耗来源
2.1动态开关功耗
2.2 泄漏功率
2.2.1亚阈值漏电流
2.2.2 栅氧漏电流
2.3 短路功率
2.4 静态直流功率
第3章 电源电压和阈值电压的缩放技术
3.1 动态电源电压缩放
3.2 多电源电压CMOS
3.3 阈值电压缩放
3.3.1 体偏置技术
3.3.2 多阈值电压CMOS
3.4 多电源和多阈值电压CMOS
3.5 动态电源和阈值电压缩放
3.6 多电压和多时钟域电路
3.7 小结
第4章 低压电源
4.1 线性DC-DC变换器
4.2 开关电容DC-DC变换器
4.3 开关型DC-DC变换器
4.3.1 降压变换器的工作原理
4.3.2 开关型DC-DC变换器的功率降低技术
4.4 小结
第5章 片上集成的降压变换器
5.1 降压变换器的电路模型
5.1.1 与MOSFET相关的功率损耗
5.1.2 与滤波电感相关的功率损耗
5.1.3 与滤波电容相关的功率损耗
5.1.4 降压变换器的总功耗
5.2 降压变换器的效率分析
5.2.1 全局最大效率的电路分析
5.2.2 有限滤波电容的电路分析
5.2.3 输出电压纹波限制
5.3 仿真结果
5.4 小结
第6章 低电压摆幅单片式DC-DC变换器
6.1 低电压摆幅降压变换器的电路模型
6.1.1 MOSFET的功耗
6.1.2 MOSFET的模型
6.1.3 滤波电感的功耗
6.2 低电压摆幅的降压变换器的分析
6.2.1 全局最大效率的满摆幅电路分析
6.2.2 全局最大效率的低摆幅电路分析
6.3 小结
第7章 高输入电压降压型DC-DC变换器
7.1 共源共栅桥电路
7.1.1 输入电压高达2Vmax的共源共栅桥电路
7.1.2 输入电压高达3Vmax的共源共栅桥电路
7.1.3 输入电压高达4Vmax的共源共栅桥电路
7.2 高输入电压单片式开关DC-DC变换器
7.2.1 共源共栅DC-DC变换器的工作原理
7.2.2 输入电压高达2Vmax的DC-DC变换器的效率特性
7.2.3 输入电压高达3vmax的DC-DC变换器的效率特性
7.3 小结
第8章 多电源电压集成电路内的信号传输
8.1 高速、低功率电压接口电路
8.2 电压接口电路的仿真结果
8.3 实验结果
8.4 小结
第9章 带有可变阈值保持管的多米诺逻辑电路
9.1 标准多米诺逻辑电路
9.1.1 标准多米诺逻辑电路原理
9.1.2 抗噪声干扰、延时和能量折中
9.2 可变阈值电压保持管多米诺逻辑电路
9.2.1 可变阈值电压保持管
9.2.2 动态体偏置发生器
9.3 仿真结果
9.3.1 带有可变阈值电压保持管的多输出多米诺进位产生器
9.3.2 带有可变阈值电压保持管的时钟延时多米诺逻辑
9.3.3 动态体偏置产生器的能量开销
9.4 正向和反向体偏置保持管多米诺逻辑
9.4.1 带有正向和反向体偏置保持管的时钟延时多米诺逻辑
9.4.2 应用于保持晶体管的正向和反向体偏置的技术缩放特性
9.5 小结
第10章 动态电路亚阈值漏电流特性
10.1 与状态相关的亚阈值漏电流特性
10.2 抗噪声能力
10.3 在活动模式时的功率和延时特性
10.4 双阈值电压CMOS电路
10.5 小结
第11章 睡眠开关双阈值多米诺逻辑
11.1 现有的睡眠模式电路技术
11.2 使用睡眠开关的双阈值多米诺逻辑
11.3 仿真结果
11.3.1 亚阈值泄漏能量的减小
11.3.2 多米诺逻辑电路里的堆叠效应
11.3.3 活动模式时的延迟和功率降低
11.3.4 睡眠/唤醒的延迟和能量开销
11.4抗噪声补偿
11.5小结
第12章 总结
参考文献
书摘插图
第1章 绪 论
半导体缩放工艺技术的发展已经超过了40年，工艺技术的进步一直是促进半导体工业发展的推动力。为了满足消费者对低成本、高性能及多功能集成电路的需求，在过去的40年间，每两三年半导体工业都会有新的加工技术产生。自1959年集成电路发明以来，集成电路的性能和复杂度都有了急剧的增长。给出了第一个单片式集成电路（仙童半导体，l959年）、第一个微处理器（英特尔4004，1971年）及最近的微处理器（英特尔奔腾4，2002年）的显微照片。
缩放工艺技术减少了电路元件的延时，提高了集成电路（Inte9，ated Circuit，
Ic）的工作频率。通过缩小特征尺寸，提高了集成电路上晶体管的密度和数量。基于可用晶体管数量增加的新工艺技术，确保新的电路技术和微架构得以应用，进一步提高了集成电路的性能，超出了通过简单地缩放（或缩短）上一代技术所能达到的水平。但性能和功能提高的代价是增加了设计复杂度和功耗，因此，功耗的产生、分布和消耗是目前集成电路设计者所面临的首要问题。
在集成电路的发展过程中，所采用的线路技术和架构已经形成了两个不同的分支。一类技术以提高速度为其设计工艺的核心，这类集成电路代表了性能谱的高端。在这个高端的领域，时钟频率和芯片尺寸的改进、耗电线路技术和微结构的广泛的使用成倍地增加了功耗。直到目前，高性能集成电路的散热是通过廉价的封装、散热片和风扇实现的。当集成电路的功耗超过100W时，是需要更昂贵的封装和制冷方案，如液体冷却或冷藏设备。与功耗和散热相关的问题可能是阻碍高性能集成电路性价比不断提高的首要因素。
由于消费者对小型化和便携式设备的需求，于是产生了另外一类重要的集成电路。直到目前，便携设备仍然代表着性能谱的低端，它们通常受功率而不是速度的限制。直到20世纪90年代，延长电池寿命和降低系统成本推进了便携设备设计工艺的发展。然而，90年代以后，消费者高性能×（高速计算和数据传输能力）、多用途便携设备折需求与日俱增。今天，人们期望他们的便携设备具有和台式机几乎相同的处理能力。
……
