计算机组织与结构: 性能设计
分類: 图书,计算机/网络,计算机理论,
作者： 张昆藏等译
出 版 社： 电子工业出版社
出版时间： 2001-5-1字数： 556版次：页数： 531印刷时间：开本：印次：纸张：I S B N ： 9787505366749包装： 精装目录
第一部分概述
第1章 导论
1．1 计算机组织和体系结构
1．2 结构和功能
1．2．1 功能
1．2．2 结构
1．3 本书内容的组织
1．4 因特网和万维网资源
第2章 计算机的演变和性能
2．1 计算机简史
2．1．1第一代：真空管
2．1．2第二代：晶体管
2．1．3第三代：集成电路
2．1．4 以后的几代
2．2 性能设计
2．2．1 微处理器的速度
2．2．2 性能平衡
2．3 Pentium和PowerPC的进展
2．3．1 Pentium
2．3．2 PowerPC
2．4 参考文献和weL站点
2．5 习题
第二部分 计算机系统
第3章 系统总线
3．1 计算机的部件
3．2 计算机功能
3．2．1 取指周期和执行周期
3．2．2 I/O功能
3．3 互连结构
3．4 总线互连
3．4．1总线结构
3．4．2 多总线分级结构
3．4．3 总线设计的要素
3．5 PCI
3．5．1 总线结构
3．5．2 PCI命令
3．5．3 数据传送
3．5．4 仲裁
3．6 参考文献和Web站点
3．7 习题
附录3A 时序图
第4章 内部存储器
4．1 计算机存储系统概述
4．1．1 存储系统的特性
4．1．2 存储器分层结构
4．2 半导体主存储器
4．2．1 半导体随机存储器分类
4．2．2 组织
4．2．3 芯片逻辑
4．2．4 芯片封装
4．2．5 模块组织
4．2．6 纠错
4．3 Cache存储器
4．3．1 原理
4．3．2 Cache的设计要素
4．4 Pentium II和PowerPC的Cache组织
4．4．1 Pentium II的Cache组织
4．4．2 PowerPC的Cache结构
4．5 高级DRAM结构
4．5．1 增强型DRAM
4．5．2 带Cache的DRAM
4．5．3 同步DRAM
4．5．4 Rambus DRAM
4．5．5 RamLink
4．6 参考文献和Web站点
4．7 习题
附录4A 两级存储器阶性能特点
4A．1 局部性
4A．2 两级存储器的操作
4A．3 性能
第5章 外部存储器
5．1 磁盘
5．1．1 数据组织和格式化
5．1．2 物理特性
5．1．3 磁盘性能参数
5．2 RAID(磁盘冗余阵列)
5．2．1 RAID o级
5．2．2 RAID l级
5．2．3 RAID 2级
5．2．4 RAID 3级
5．2．5 RAID 4级
5．2．6 RAID 5级
5．2．7 RAID 6级
5．3 光存储器
5．3．1 CD—ROM
5．3．2 WORM(一写多读光盘)
5．3．3 可擦光盘
5．3．4 DVD
5．3．5 光—磁盘
5．4 磁带
5. 5 参考文献和Web站点
5．6 习题
第6章 辕入／输出
6．1 外部设备
6．1．1 键盘／显示器
6．1．2 磁盘驱动器
6．2 I/O模块
6．2．1 模块功能
6．2．2 I/O模块结构
6．3 编程控制的I／O
6．3．1 概述
6．3．2 I／O命令
6．3．3 I/O指令
6．4 中断驱动的I/O
6．4．1 中断处理
6．4．2 设计问题
6．4．3 Intel 82C59A中断控制器
6．4．4 Intel 82C55A可编程外部接口
6．5 存储器直接存取(DMA)
6．5．1 编程控制的I／O和中断驱动I／O的不足
6．5．2 DMA功能
6．6 I／O通道和处理器
6．6．1 I/O功能的演变
6．6．2 I／O通道的特性
6．7 外部接口：SCSI和FireWire
6．7．1 接口的类型
6．7．2 点对点和多点配置
6．7．3 小型计算机系统接口(SCSI)
6．7．4 Firewire串行总线
6．8 参考文献和Web站点
6．9 习题
第7章 操作系统支持
7．1 操作系统概述
7．1．1 操作系统的目标和功能
7．1．2 操作系统的类型
7．2 调度
7．2．1 长项调度
7．2．2 中项调度
7．2．3 短项调度
7．3 存储管理
7．3．1 交换
7．3．2 分区
7．3．3 分页
7．3．4 虚拟存储器
7．3．5 分段
7．4 Pentium II和PowerPC的存储管理
7．4．1 Pentium II的存储管理硬件
7．4．2 PowerPC存储管理硬件
7．5 参考文献和Web站点
7．6 习题
第三部分 中央处理器
第8章 计算机算法
8．1 算术和逻辑单元(ALU)
8．2 整数表示
8．2．1 符号—幅值表示法
8．2．2 2的补码表示法
8．2．3 不同位长间的转换
8．2．4 定点表示法
8．3 整数算术运算
8．3．1 取负
8．3．2 乘法
8．3．3 除法
8．4 浮点表示
8．4．1 原理
8．4．2 二进制浮点表示的IEEE标准
8．5 浮点算术运算
8．5．1 浮点加法和减法
8．5．2 浮点乘法和除法
8．5．3 浮点运算的精度问题
8．5．4 二进制浮点算术的IEEE标准
8．6 参考文献和Web站点
8．7 习题
附录8A 数值系统
8A．1 十进制系统
8A．2 二进制系统
8A．3 二进制与十进制间的转换
8A．4 十六进制表示法
第9章 指令集：特征和功能
9．1 机器指令特征
9．1．1 机器指令要素
9．1．2 指令表示
9．1．3 指令类型
9．1．4 地址数目
9．1．5 指令集设计
9．2 操作数类型
9．2．1 数值
9．2．2 字符
9．2．3 逻辑数据
9．3 Pentium II和PowerPC数据类型
9．3．1 Pentium II数据类型
9．3．2 PowerPC数据类型
9．4 操作类型
9．4．1 数据传送类
9．4．2 算术运算类
9．4．3 逻辑类
9．4．4 转换类
9．4．5 输入／输出类
9．4．6 系统控制类
9．4．7 控制传递类
9．5 Pentium II和PowerPC操作类型
9．5．1 Pentium II操作类型
9．5．2 PowerPC操作类型
9．6 汇编语言
9．7 参考文献
9．8 习题
附录9A 堆栈
9A．1 堆栈实现
9A．2 表示式求值
附录9B 小端和大端次序以及位序
9B．1 字节排序
9B．2 位排序
第10章 指令集：寻址方式和指令格式
10．1 寻址方式
10．1．1 立即寻址
10．1．2 直接寻址
10．1．3 间接寻址
10．1．4 寄存器寻址
10．1．5 寄存器间接寻址
10．1．6 偏移寻址
10．1．7 堆栈寻址
10．2 Pentium和PowerPC寻址方式
10．2．1 Pentium II寻址方式
10．2．2 PowerPC寻址方式
10．3 指令格式
10．3．1 指令长度
10．3．2 位的分配
10．3．3 可变长指令
10．4 Pentium和PowerPC指令格式
10．4．1 Pentium II指令格式
10．4．2 PowerPC指令格式
10．5 参考文献
10．6 习题
第11章 CPU结构和功能
11．1 处理器组织
11．2 寄存器组织
11．2．1 用户可见寄存器
11．2．2 控制和状态寄存器
11．2．3 微处理器寄存器组织的例子
11．3 指令周期
11．3．1 间址周期
11．3．2 数据流
11．4 指令流水
11．4．1 流水线策略
11．4．2 流水线的性能
11．4．3 转移处理
11．4．4 Intel80486的流水线
11．5 Pentium处理器
11．5．1 寄存器组织
11．5．2 MMX寄存器
11．5．3 中断处理
11．6 PowerPC处理器
11．6．1 寄存器组织
11．6．2 中断处理
11．7 参考文献
11．8 习题
第12章 精简指令集计算机
12．1 指令执行特征
12．1．1 操作
12．1．2 操作数
12．1．3 过程调用
12．1．4 结论
12．2 大寄存器方案的使用
12．2．1 寄存器窗口
12．2．2 全局变量
12．2．3 大寄存器集与Cache的对比
12．3 基于编译器的寄存器优化
12．4 精简指令集结构
12．4．1 CISC的理由
12．4．2 精简指令集结构特征
12．4．3 CISC与RISC特征对比
12．5 RISC流水线技术
12．5．1 规整指令的流水线技术
12．5．2 流水线的优化
12．6 MIPSR4000
12．6．1 指令集
12．6．2 指令流水线
12．7 SPARC
12．7．1 SPARC寄存器组
12．7．2 指令集
12．7．3 指令格式
12．8 RISC与CISC的争论
12．9 参考文献
12．10 习题
第13章 超标量处理器
13．1 概述
13．1．1 超标量与超级流水线
13．1．2 限制
13．2 设计考虑
13．2．1 指令级并行性和机器并行性
13．2．2 指令发射策略
13．2．3 寄存器重命名
13．2．4 机器并行性
13．2．5 转移预测
13．2．6 超标量执行
13．2．7 超标量实现
13．3 Pentium II
13．3．1 取指令和译码单元
13．3．2 重排序缓冲器
13．3．3 派遣／执行单元
13．3．4 回收单元
13．3．5 转移预测
13．4 PowerPC
13．4．1 PowerPC 601
13．4．2 转移处理
13．4．3 PowerPC 620
13．5 MIPS R10000
13．6 U1traSPARC II
13．6．1 内部组织
13．6．2 流水线
13．7 IA一64／Pentium
13．7．1 推动因素
13．7．2 组织
13．7．3 指令格式
13．7．4 断定执行
13．7．5 推测装入
13．8 参考文献和Web站点
13．9 习题
第四部分 控制器
第14章 控制器操作
14．1 微操作
14．1．1 指令周期的子周期
14．1．2 指令周期
14．2 CPU控制
14．2．1 功能需求
14．2．2 控制信号
14．2．3 控制信号举例
14．2．4 CPU内部组织
14．2．5 Intel8085
14．3 硬线式实现
14．3．1 控制器输入
14．3．2 控制器逻辑
14．4 参考文献
14．5 习题
第15章 微程序式控制
15．1 基本概念
15．1．1 微指令
15．1．2 微程序式控制器
15．1．3 Wilkes控制
15．1．4 优缺点
15．2 微指令排序
15．2．1 设计考虑
15．2．2 排序技术
15．2．3 地址生成
15．2．4 LSI—11微指令排序
15．3 微指令执行
15．3．1 微指令分类法
15．3．2 微指令编码
15．3．3 LSI—11微指令执行
15．3．4 IBM 3033微指令执行
15．4 TI 8800
15．4．1 微指令格式
15. 4. 2 微顺序器
15. 4. 3 带寄存器的ALU
15．5 微程序应用
15．6 参考文献
15．7 习题
第五部分 并行处理的组织
第16章 并行处理
16．1 多处理器组织
16．1．1 并行处理器系统类型
16．1．2 并行组织
16．2 对称多处理器
16．2．1 组织
16．2．2 多处理器操作系统设计考虑
16．2．3 大型机SMP
16．3 Cache一致性和MESI协议
16．3．1 软件解决方案
16．3．2 硬件解决方案
16．3．3 MESI协议
16．4 机群系统
16．4．1 机群系统配置
16．4．2 操作系统设计问题
16．4．3 机群系统与SMP的对比
16．5 非对称存储器存取
16．5．1 推动因素
16．5．2 组织
16．5．3 NUMA的赞成票和反对票
16．6 向量计算
16．6．1 向量计算方法
16．6．2 IBM 3090向量机构
16．7 参考文献
16．8 习题
附录A 数字逻辑
A．1 布尔代数
A．2 门
A．3 组合电路
A．3．1 布尔函数实现
A．3．2 “与非门”和“或非门”的实现
A．3．3 多路选择器
A．3．4 译码器
A．3．5 可编程逻辑阵列(PLA)
A．3，6 只读存储器
A．3．7 加法器
A. 4 时序电路
A．4．1 触发器
A．4．2 寄存器
A．4．3 计数器
A．5 习题
附录B 计算机组织与结构课题
B．1 研究性课题
B．2 仿真性课题
B．3 阅读／报告类题目
词汇表
