英特尔(Intel)将在美国旧金山举行的国际电子组件会议(International Electron Devices Meeting，IEDM)中，进行简报说明32nm 制程技术细节，显示该公司将依计划于2009年第四季运用这项新世代制程技术投产，以推出更大能源效率、更高密度、效能更强的晶体管。该公司并将于该会议上提出七份简报，分别摘要如下：
「32纳米(nm)逻辑技术采用第二代High-k + 金属闸极晶体管、强化通道应变、并采0.17um2 SRAM单元面积的219Mb数组(A 32nm Logic Technology Featuring Second Generation High-k + Metal Gate Transistors, Enhanced Channel Strain and 0.171um2SRAM Cell Size in a 291Mb Array)」──英特尔32nm项目经理Sanjay Natarajan将描述32纳米世代逻辑技术，包括采用第二代high-k+金属闸极技术、重要图层(patterning layers)采用193nm浸润式微影技术 (immersion lithography)，以及强化通道应变(strain)技术。
这些晶体管采用9A EOT high-k闸极介电质(dielectric)，双频金属闸极(dual band-edge workfunction metal gates)、以及第四代应变硅晶(silicon)，使其NMOS和PMOS驱动电流(drive currents)在至今公开的技术中首屈一指。在2007年9月首度针对291 Mbit SRAM进行测试，展现极为优异的制程良率、效能和可靠性，该测试品单元面积为0.171 um2，上面有超过19亿颗晶体管。英特尔以两年为一周期，持续开发新世代逻辑技术，大幅改善密度、效能和能源效率。
「45纳米(nm)低耗电系统单芯片(SoC)技术含双闸极(逻辑与输入/输出)High-k/金属闸极应变硅晶晶体管(A 45nm Low Power System-On-Chip Technology with Dual Gate (Logic and I/O) High-k/Metal Gate Strained Silicon Transistors)」──英特尔45/32nm系统单芯片制程技术项目经理Chia-Hong Jan将介绍最先进的45nm CMOS系统单芯片技术，该技术采用以铪(Hafnium) 为基础的high-k + 金属闸极晶体管，系针对低耗电产品设计。
PMOS/NMOS逻辑晶体管的驱动电流在1.1 V与关闭电流(offstate leakage)为1 nA/um时，数值分别为0.68/1.04 mA/um。高电压输入/输出(I/O)晶体管提供绝佳的稳定度以及其它系统单芯片功能，包括线性电阻(linear resistors)、MIS和MIM电容(capacitors)、变容二极管 (varactors)、电感器(inductors)、垂直BJTs、精密二极管(precision diodes)、与高密度OPT保险丝。英特尔领导业界的45nm high-k + 金属闸极技术现在已扩充应用到未来系统单芯片产品上。「高效能40纳米(nm)闸极长度InSb P-通道压缩应变量子提供场效应晶体管支持低耗电 (Vcc=0.5V) 逻辑应用(High-Performance 40nm Gate Length InSb P-Channel Compressively Strained Quantum Well Field Effect Transistors for Low Power (Vcc=0.5V) Logic Applications)」──英特尔工程师 Marko Radosavljevic将首度展示运用压缩应变InSb QW结构的高速低耗电III-V p通道QWFET，利用此架构在晶体管闸极长度(LG)为40纳米、供应电压为0.5 V条件下，可达成140 Ghz的截止频率(cut-off frequency, fT)。
这是目前所有公开III-V p通道场效应晶体管(Field Effect Transistors, FET)中截止频率(fT)最高者。经由研究发现，运用以III-V材料制作的晶体管，将可以提供超越硅晶(silicon)所能提供的效能与低耗电功能。
「22纳米组件架构与效能元素(22nm Device Architecture and Performance Elements)」──列为国际电子组件会议「22纳米CMOS技术」课程之一，英特尔院士暨先进组件技术总监Kelin Kuhn将讲授如何透过提升行动性、改善短通道效应、降低电阻和电容、与含high-k与金属闸极等先进闸极堆栈选项，改善22纳米晶体管效能的各种概念和制程选择。身为晶体管技术的公认领导者，英特尔受邀针对晶体管延展到22纳米世代提供几种选择和挑战。
「化学机械式洗炼：驱动的技术(Chemical Mechanical Polish: The Enabling Technology)」──英特尔院士暨总监Joe Steigerwald将提出论文，文中将探讨在应用传统化学机械式洗炼(CMP) 步骤，将high-k + 金属闸极晶体管运用在45纳米技术上、并将铜金属化 (Cu metallization) 从65纳米延展到45纳米节点时，将面临哪些模块层级和整合挑战。并思考当新化学机械式洗炼应用到32纳米或更小制程时所遇到的挑战。
化学机械式洗炼在尖端逻辑技术上已逐渐成为重要制程技术，这不仅适用于铜(Cu)内部连结，也包括high-k + 金属闸极晶体管。
「将高效能Hi-K + 金属闸极应变强化晶体管运用在(110)硅晶上(High Performance Hi-k + Metal Gate Strain Enhanced Transistors on (110) Silicon)」──英特尔32纳米组件经理Paul Packan将讨论(110)硅晶基板(silicon substrates)应用在high-k + 金属闸极应变45纳米节点组件上带来的效能影响。
英特尔公布PMOS驱动电流创下破纪录的1.2 mA/um(在1.0V，Ioff为100 nA/um时)。2D短通道效应可以有效减少(100)基板对NMOS效能的影响。基板工程(substrate engineering)是发展下世代晶体管最有希望的制程选项之一。
「硅光调变器与高速应用整合(Silicon Photonic Modulator and Integration for High-speed Applications)」──英特尔研究科学家Ling Liao将于会议中讨论微处理器技术的精进将如何持续带动市场对高频宽输入/输出(I/O)的需求。
光学(optical)连结成为各界日益重视的主题。英特尔将展现最新的硅光(silicon photonic)整合芯片研究成果，该芯片的分波多任务 (wavelength division multiplexing) 设计包含一系列硅光学调变器(silicon optical modulator)。使用单一多波长雷射光源，英特尔展现高达200 Gbps的聚合数据传输速率。以硅光(Silicon Photonics)为基础的技术将可以较低成本提供更高速度的主流运算。
