数字电子技术
点此进入淘宝搜索页搜索分類: 图书,工业技术,电子 通信,一般性问题,
作者： 曾令琴 主编
出 版 社： 人民邮电出版社
出版时间： 2009-4-1字数：版次： 1页数： 195印刷时间：开本： 16开印次：纸张：I S B N ： 9787115191991包装： 平装编辑推荐
降低理论难度，内容通俗易懂；引入任务教堂，激发学习兴趣；提供设计项目，培养工作技能。
“数字电子技术”是高职高专院校电子类专业的专业基础课，同时也是应用电子、通信、电气自动化等专业的重要专业技术课程。近些年来，随着科学技术的迅猛发展，集成数字逻辑电路在高速、低功耗、低电压、带电插拔等许多方面都取得了长足的发展，各种数字新技术、数字电子新器件层出不穷，这些不断涌现的新技术，无疑给该课程增添了很多新的内容。
本书和同类教材相比，具有以下特点 。
●按照任务驱动方式组织全书内容。书中每个单元按照“任务导入——相关知识——相关技能”的顺序编排，以培养学生分析问题、解决问题的能力。
●将传统的数字电子技术教材中的理论知识进行了重新整合，在降低理论深度的同时，将相关知识与工程实际应用结合，以通俗易懂的语言让学生了解课程中的每一部分教学内容在实际应用中的“不可替代”性，从而使学生产生学习数字电子技术的兴趣。
●配有丰富的教学辅助素材。本书配有教学课件、详细的习题解析、教案及试题库，可登录人民邮电出版社教学服务与资源网（www.ptpedu.com.cn）免费下载使用。
内容简介
本书将传统的数字电子技术教材中的理论知识进行了重新整合与取舍，结合高职高专教学改革的要求，以及工程实际应用，将全书分为7个单元，内容包括数字逻辑基础、集成门电路、组合逻辑电路、触发器、时序逻辑电路、存储器、可编程逻辑器件、数/模和模/数转换器。本书特别强调了实践环节，并且引入了Multisim 8.0仿真软件，配合对相关知识的讲解。本书配有教学课件、教学大纲、习题解析及试题库等教学辅助资料。
本书可作为高职高专院校电子、机电、自动化、通信等专业“数字电子技术”课程的教材，也可供相关人员参考。
目录
第1单元 数字逻辑基础
第一部分 任务导入
第二部分 相关知识
1.1 数制与码制
1.1.1 数制
1.1.2 码制
1.2 逻辑代数的基本概念、常用公式和定理
1.2.1 逻辑代数的基本概念
1.2.2 三种基本的逻辑关系
1.2.3 复合逻辑运算
1.2.4 逻辑代数中的常用公式和定理
1.3 逻辑函数的化简
1.3.1 逻辑函数的代数化简法
1.3.2 最小项的概念
1.3.3 卡诺图表示法
1.3.4 逻辑函数的卡诺图化简法
第三部分 相关技能
1.4 Multisim 8.0电路仿真软件学习
习题
第2单元 门电路和集成逻辑门
第一部分 任务导入
第二部分 相关知识
2.1 半导体二极管和三极管的开关特性
2.1.1 半导体二极管的开关特性
2.1.2 半导体三极管的开关特性
2.2 分立元件的基本逻辑门
2.2.1 “与”门
2.2.2 “或”门
2.2.3 “非”门
2.3 复合逻辑门
2.3.1 与非门
2.3.2 或非门
2.3.3 与或非门
2.3.4 异或门
2.3.5 同或门
2.4 TTL集成逻辑门
2.4.1 典型TTL与非门
2.4.2 集电极开路的TTL与非门
2.4.3 三态门
2.4.4 TTL集成电路的改进系列
2.4.5 TTL集成逻辑门的使用注意事项
2.5 MOS集成逻辑门
2.5.1 CMOS反相器
2.5.2 CMOS传输门和模拟开关
2.5.3 CMOS与非门
2.5.4 CMOS或非门
2.5.5 其他CMOS集成逻辑门
2.5.6 CMOS集成逻辑门的特点及使用注意事项
2.6 集成逻辑门使用中的实际问题
2.6.1 各种逻辑门之间的接口问题
2.6.2 门电路带负载时的接口电路
2.6.3 抗干扰措施
第三部分 相关技能
2.7 集成逻辑门电路的功能测试
2.8 学习Multisim 8.0电路仿真
习题
第3单元 组合逻辑电路
第一部分 任务导入
第二部分 相关知识
3.1 组合逻辑电路的分析
3.1.1 组合逻辑电路的特点
3.1.2 组合逻辑电路功能的描述
3.1.3 组合逻辑电路的分析
3.2 组合逻辑电路的设计
3.2.1 组合逻辑电路的设计步骤
3.2.2 组合逻辑电路的设计举例
3.3 编码器
3.3.1 编码、编码器
3.3.2 普通编码器
3.3.3 优先编码器
3.4 译码器
3.4.1 译码、译码器
3.4.2 变量译码器
3.4.3 显示译码器
3.4.4 译码器应用举例
3.5 数据选择器
3.5.1 数据选择器
3.5.2 集成数据选择器
3.6 数值比较器
3.6.1 一位数值比较器
3.6.2 集成数值比较器
第三部分 相关技能
3.7 编码器、译码器及数码显示电路实验
3.8 学习Multisim 8.0电路仿真
习题
第4单元 触发器
第一部分 任务导入
第二部分 相关知识
4.1 基本RS触发器
4.1.1 基本RS触发器的结构组成
4.1.2 基本RS触发器的工作原理
4.1.3 基本RS触发器的动作特点
4.1.4 基本RS触发器逻辑功能的描述
4.2 钟控RS触发器
4.2.1 钟控RS触发器的结构组成
4.2.2 钟控RS触发器的工作原理
4.2.3 钟控RS触发器的功能描述
4.3 主从型JK触发器
4.3.1 JK触发器的结构组成
4.3.2 JK触发器的工作原理
4.3.3 JK触发器的动作特点
4.3.4 JK触发器的功能描述
4.3.5 集成JK触发器
4.4 维持阻塞D触发器
4.4.1 D触发器的结构组成
4.4.2 D触发器的工作原理
4.4.3 D触发器的动作特点
4.4.4 D触发器的功能描述
4.4.5 集成D触发器
4.5 T触发器和T'触发器
4.5.1 T触发器
4.5.2 T'触发器
第三部分 相关技能
4.6 集成触发器的功能测试
4.7 学习Multisim 8.0电路仿真
习题
第5单元 时序逻辑电路
第一部分 任务导入
第二部分 相关知识
5.1 时序逻辑电路的分析和设计思路
5.1.1 时序逻辑电路概述
5.1.2 时序逻辑电路的功能描述
5.1.3 时序逻辑电路的基本分析方法
5.1.4 时序逻辑电路的设计思路
5.2 集成计数器
5.2.1 二进制计数器
5.2.2 十进制计数器
5.2.3 集成计数器及其应用
5.3 寄存器
5.3.1 数码寄存器
5.3.2 移位寄存器
5.3.3 集成双向移位寄存器
5.3.4 移位寄存器的应用
5.4 定时电路
5.4.1 定时器电路的组成
5.4.2 定时器的工作原理
5.4.3 定时器应用实例
第三部分 相关技能
5.5 计数器及其应用
5.6 移位寄存器及其应用
5.7 定时器及其应用
5.8 应用Multisim 8.0电路仿真
习题
第6单元 存储器和可编程逻辑器件
第一部分 任务导入
第二部分 相关知识
6.1 存储器概述
6.1.1 存储器定义
6.1.2 存储器的分类
6.1.3 存储器的主要性能指标
6.2 只读存储器
6.2.1 ROM的结构与功能
6.2.2 ROM的工作原理
6.2.3 ROM的分类
6.2.4 ROM的应用
6.3 随机存取存储器
6.3.1 RAM的结构与功能
6.3.2 RAM的存储单元
6.3.3 集成RAM芯片简介
6.3.4 RAM的容量扩展
6.4 可编程逻辑器件
6.4.1 可编程逻辑器件概述
6.4.2 现场可编程逻辑阵列
6.4.3 可编程阵列逻辑
6.4.4 通用阵列简介
6.4.5 PLD的编程
第三部分 相关技能
6.5 随机存取存储器2114A及其应用
6.6 应用Multisim 8.0进行电路仿真
习题
第7单元 数/模和模/数转换器
第一部分 任务导入
第二部分 相关知识
7.1 数/模转换器
7.1.1 数/模转换器基本概念及结构组成
7.1.2 DAC的功能
7.1.3 DAC的转换特性
7.1.4 DAC的主要技术指标
7.1.5 DAC的转换原理
7.1.6 集成DAC0832
7.2 模/数转换器（ADC）
7.2.1 ADC的基本概念和转换原理
7.2.2 ADC的主要技术指标
7.2.3 逐次比较型ADC的电路组成及转换原理
7.2.4 双积分型ADC的电路组成及转换原理
7.2.5 集成ADC0809
第三部分 相关技能
7.3 A/D与D/A转换电路的研究
7.4 应用Multisim 8.0电路仿真
习题
参考文献
书摘插图
第1单元数字逻辑基础
第一部分任务导人
数字逻辑基础中的重点内容包括：数制和码制及他们之间的转换；逻辑代数的基本公式、常用公式及基本定理；逻辑函数的表示方法、代数化简法和卡诺图化简法；约束项和无关项的概念以及它们在逻辑函数化简中的作用等。
“数字逻辑基础”是数字电子技术的重点内容之一，也是分析和设计数字逻辑电路时使用的主要数学工具。例如，设计一个数字电路时，方案可能有多种，哪种方案最好？
当然是在达到同样功能的基础上，选择电路结构最简单、元器件数最少的设计方案，因为它是最经济的。本单元中逻辑函数的化简，就是用以解决这类实用问题的基础知识。设计任何一个数字电路，根据要求的逻辑功能，总要先设计出相应的逻辑函数式，再去根据逻辑函数式构建相应的逻辑电路框图。如果设计的逻辑函数式复杂化，相应的电路结构随之复杂；如果设计的逻辑函数式在达到同样功能的基础上最简，则电路结构一定也是最简的。逻辑函数的化简直接关系到今后设计数字电路的复杂程度和性能指标。
例如，设计一个有3个裁判对某事件进行表决的数字电路，3个裁判中只要有两个或两个以上同意，该事件就通过，否则禁止。按照电路功能，可列出相应的逻辑函数式，并且根据这个逻辑函数式画出如图1.1所示的多数表决器电路设计方案一。
显然这个多数表决器的电路设计方案一选用的逻辑门数较多，致使电路结构比较复杂。为了简化电路结构，对设计逻辑函数式进行化简，根据化简后的逻辑函数式得到如图1-2所示的多数表决器电路设计方案二。
不难看出，方案二比方案一在电路结构上简单多了，仅就逻辑门个数而言，就从20个减少到6个，相应的连线自然也会少得多。在完成相同电路功能的基础上，工程实际中首选设计方案二。
……
